NF C96-031-1 (03/1990)

La présente norme décrit un bus de fond de panier à haute performance utilisable dans les systèmes à microprocesseurs. Ce bus parallèle permet des cycles de transferts, soit uniques, soit par blocs, sur une voie d'adresses et de données de 32 bits non multiplexées. La transmission est gérée par un protocole de dialogue asynchrone. L'allocation du bus permet une architecture multiprocesseur. Ce bus permet également l'utilisation d'interruptions entre modules, facilitant une réponse rapide à des évènements internes ou externes. La mécanique des cartes et des châssis est conçue à partir de la Publication 297 de la IEC : Dimensions des panneaux et bâtis. Le BUS IEC 823, cité au paragraphe 1.2.1.2, représente le bus qui est à l'étude dans le cadre du Sous-Comité 47B en tant que bus série du présent BUS IEC 821.